教員データベース - 井口　幸洋

■ 著書・論文

1.	2021/08	論文	Classification functions for handwritten digit recognition IEICE Transactions on Information and Systems E104-D(8),pp.1076-1082 （共著）
2.	2021/05	著書	A design method for multiclass classifiers Proc. of Int'l Symposium on Multiple Valued Logic pp.148-153 （共著）
3.	2021/05	著書	An improved SAT-based ESOP minimizer: A list of simplified ESOPs for 8-variable symmetric functions Note of Reed-Muller Workshop （共著）
4.	2020/11	論文	Handwritten digit recognition based on classification functions Proc. of Int'l Symposium on Multiple-Valued Logic pp.130-136 （共著）
5.	2019/06	著書	On irreducible index generation functions Proc. of 28th International Workshop on Logic and Synthesis （共著）
6.	2019/04	著書	Logic minimizers for partially defined functions Proc. of DATE 2019 （共著）
7.	2018/03	著書	A Method to identify affine equivalence classes of logic functions Proc. of The 21st Workshop on Synthesis And System Integration of Mixed Information Technologies （共著）
8.	2017/04	著書	An algorithm to find optimum support-reducing decompositions for index generation functions Proc. of Design Automation and Test in Europe-2017 pp.812-817 （共著）
9.	2016/10	著書	A heuristic decomposition of index generation functions with many variables Proc. of　SASIMI-2016 （共著）
10.	2015/06	著書	A method to minimize variables for incompletely specified index generation functions using a SAT solver Note of Int'l Workshop on Logic and Synthesis 161-167頁（共著）
11.	2015/06	著書	基本からわかるディジタル回路講義ノート（共著）
12.	2014/12	論文	A Method to find linear decompositions for incompletely specified index generation functions using difference matrix IEICE Transactions on Fundamentals of Electronics, Communication and Computer Sciences E97-A(12),pp.2427-2433 （共著）
13.	2014/05	著書	A lower bound on the number of variables to represent incompletely specified index generation functions Proc. of Int'l Symposium on Multiple Valued Logic-2014 pp.7-12 （共著）
14.	2013/10	著書	A heuristic method to find linear decompositions for incompletely specified index generation functions The 18th workshop on Synthesis and system Integration of Mixed Information Technologies (SASIMI-2013 pp.143-148 （共著）
15.	2013/10	論文	A Hardware Generator for Aesthetic Nonlinear Filter Banks The 18th workshop on Synthesis and system Integration of Mixed Information Technologies pp.140-141 （共著）
16.	2013/05	論文	A Method of Selecting Radices for Non-binary Successive Approximation A/D Converters Workshop notes of 22nd International Workshop on Post-Binary ULSI Systems pp.76-77 （共著）
17.	2012/11	論文	A realization method of fast and dependable programmable logic controllers Proc. of WRTLT'12 （共著）
18.	2011/05	論文	A realization method of forward converters from multiple-precision binary numbers to residue numbers with arbitrary mutable modulus Multiple-Valued Logic (ISMVL), 2011 41st IEEE International Symposium on pp.268 - 273 （共著）
19.	2010/10	論文	Development of nonlinear filter bank system for real-time beautification of facial video using GPGPU Proc. of IEEE 10th Int'l Symposium on Communications and Information Technologies pp.18-23 （共著）
20.	2010/09	論文	A realization method of fast programmable logic controllers Notes of SEAA2010/DSD2010 Work in Progress Session pp.3-4 （共著）
21.	2010/09	論文	A realization method of forward converters from multiple-precision binary numbers to residue numbers with arbitrary modulus Notes of SEAA2010/DSD2010 Work in Progress Session pp.1-2 （共著）
22.	2008/11	著書	LSIテスティングハンドブック "8-13, 31-35"頁（共著）
23.	2008/09	論文	On the complexity of single-digit error detection function in redundant residue number system Proc. of 10th EUROMICRO Conference on Digital System Design, Architectures, Methods and Tools （共著）
24.	2007/11	論文	On designs of radix converters using arithmetic decompositions Journal of Multiple-Valued Logic 13(4-6),pp.503-520 （共著）
25.	2007/06	論文	Design methods of radix converters using arithmetic decompositions IEICE Trans. on Information and Systems E90-D(6),pp.905-914 （共著）
26.	2007/05	論文	On designs of radix converters using arithmetic decompositions IEEE, Proc. of 37th Int'l Symposium on Multiple-Valued Logic (ISMVL-2007) （共著）
27.	2006/05	論文	On designs of radix converters using arithmetic decompositions IEEE Proc. of ISMVL-2006 （共著）
28.	2006/04	論文	A memory-based programmable logic device using look-up table cascade with synchronous static random access memories Japanese Journal of Applied Physics 45(4B),pp.3295-3300 （共著）
29.	2006/03	論文	A design of AES encryption circuit with 128-bit keys using look-up table ring on FPGA IEICE Trans. on Information and Systems E89-D(3),pp.pp. 1139 - 1147 （共著）
30.	2005/09	論文	LUT cascades and emulators for realizations of logic functions Proc. of RM2005 （共著）
31.	2005/09	論文	On LUT cascade realizations of FIR filters Proc of Digital System Design (DSD) 2005 （共著）
32.	2005/05	論文	Hardware to compute Walsh coefficients Proc. of IEEE International Symposium on Multiple-Valued Logic-2005 （共著）
33.	2005/04	論文	An FPGA design of AES encryption circuit with 128-bit keys Proc. of GLSVLSI 2005 pp.147-151 （共著）
34.	2005/04	論文	Programmable logic device with an 8-stage cascade of 64K-bit asynchronous SRAMs Cool Chips VIII, IEEE Symposium on Low-Power and High-Speed Chips （共著）
35.	2004/12	論文	A realization of multiple-output functions by a look-up table ring," IEICE Transactions on Fundamentals of Electronics IEICE Transactions on Fundamentals of Electronics E87-A(12),pp.3141-3150 （共著）
36.	2004/07	論文	Realization of sequential circuits by look-up table ring Proc of IEEE International Midwest Symposium on Circuits and Systems (MWSCAS 2004) （共著）
37.	2004/05	論文	A method to evaluate logic functions in the presence of unknown inputs using LUT cascades, IEEE Proc. of 34th International Symposium on Multiple-Valued Logic pp.pp.302--308 （共著）
38.	2004/04	論文	Fault diagnosis for RAMs using Walsh spectrum IEICE Trans. Information and Systems, E87-D(No.3) （共著）
39.	2003/03	論文	Fault diagnosis for RAMs using Walsh spectrum Note of 6th International Symposium on Representations and Methodology of Future Computing Technologies (Reed-Muller 2003)
40.	2003/01	論文	Evaluation of multiple-output logic functions using decision diagrams Proc. of ASP-DAC 2003, (Asia and South Pacific Design Automation Conference 2003), （共著）
41.	2002/12	論文	A design method for irredundant cascades Proc. of International Symposium on New Paradigm VLSI Computing, Sendai （共著）
42.	2002/12	論文	Bi-partition of shared binary decision diagrams IEICE Transactions on Fundamentals of Electronics VolE85-A(12),pp.2693-2700 （共著）
43.	2002/06	論文	Comparision of decision diagrams for multiple-output logic functions International Workshop on Logic and　Synthesis (IWLS2002)
44.	2002/05	論文	Representations of logic functions using QRMDDs IEEE Proc. of 32nd International Symposium on Multiple-Valued Logic (ISMVL-2002) （共著）
45.	2002/01	論文	A Method for Storing Fail Bit Maps in Burn-in Memory Testers Proc. of the The First IEEE International Workshop on Electronic Design, Test and Applications （共著）
46.	2001/12	論文	Compact BDD representations for multiple-output functions and their applications to embedded system IFIP VLSI-SOC'01 （共著）
47.	2001/10	論文	Bi-partition of shared binary decision diagrams SASIMI-2001 （共著）
48.	2001/09	論文	Realization of multiple-output functions by reconfigurable cascades IEEE Proc. of International Conference on Computer Design :VLSI in Computers & Processors (ICCD-2001) （共著）
49.	2001/06	論文	A cascade realization of multiple-output function for reconfigurable hardware International Workshop on Logic and Synthesis (IWLS01), （共著）
50.	2001/06	論文	決定グラフに基づく論理関数の評価システム電子情報通信学会論文誌 Vol.J84-DI(6),523-530頁（共著）
51.	2000/06	論文	大規模半導体メモリの故障情報格納アルゴリズム明治大学科学技術研究所明治大学技研紀要第38冊･No.6,59-67頁（共著）
52.	2000/01	論文	A Hardware Smulation Engine Based on Decision Diagrams IEEE,IEICE,IPSJ,ACMProc. of Asia and Aouth Pacific Design Automation Conference 2000 pp.73-76 （共著）
53.	2000	論文	Implementation of Multiple-Output Logic Functions based on PQMDDs Proc of International Symposium on Multiple Valued Logic （共著）
54.	1999/07	論文	入力の一部が不明である場合の論理関数のハードウェアを用いた評価法電子情報通信学会電子情報通信学会論文誌D-1 Vol.J-82-D-1･No.7,834-842頁（共著）
55.	1999/01	論文	Realization of Regular Ternary Logic Functions using Double-Rail Logic Proc.of ASP-DAC'99 pp.372 （共著）
56.	1998	論文	On Properties of Kleene TDDS IEICE Trans INF and Systems E81-D(7) （共著）
57.	1997/11	論文	On Decomposition of Kleene TDDS IEEE Proc.of 6th Asian Test Symposium pp.417(234-239) （共著）
58.	1997/01	論文	On Properties of kleene TDDs IEICE , IPSJ , ACM , and IEEEProc.Of ASP-DAC'97 pp.473-476 （共著）
59.	1993	論文	不確定入力に対する論理関数の値の定義とその計算アルゴリズム明治大学理工学研究報告第9号,37-47頁（共著）
60.	1993	論文	二分決定木を用いた不確定入力に対する論理関数の値の計算アルゴリズム明治大学理工学研究報告第9号,49-61頁（共著）
61.	1993	論文	静的論理ハザードの構成問題とその最小化電子情報通信学会論文誌 76-D No.12,655-665頁（共著）
62.	1989	論文	Maximum PLA folding using inverters Scripta Technica,IncSystems and Computers in Japan Vol.20 No.4,pp.1-8 （共著）
63.	1987	論文	PLAのインバータを用いた最適畳み込み電子情報通信学会論文誌 71-D NO.4,693-700頁（共著）
64.	1986/12	論文	FPLAのワンカット行畳み込み情報処理学会論文誌 27-12,1155-1161頁（共著）
65.	1986/08	論文	PLAのインバータを用いた畳み込み情報処理学会論文誌 27-8,829-836頁（共著）
5件表示
全件表示(65件)

■ 学会発表

1.	2023/09/23	インデックス生成関数表現に必要な複合変数の個数の下界について（多値論理フォーラム）
2.	2023/01/07	n-gramとルール処理を用いた楽曲の和音進行推定法（第36回多値論理とその応用研究会）
3.	2023/01/07	機械学習を用いた株取引における最適戦略の構築（多値論理とその応用研究会）
4.	2023/01/07	決定木を用いたクラス分類における特徴量削減法（多値論理とその応用研究会）
5.	2022/03/20	電動ミニカート・レースの参戦を目標とした学びと研究（日本教育工学会2022春季全国大会）
6.	2021/09/11	SAT ソルバを用いたESOP 最小化法と8変数対称関数の最小ESOP について（多値論理フォーラム）
7.	2021/09/11	クロマベクトルによる楽曲の和音進行推定法（多値論理フォーラム）
8.	2020/09/05	分類関数を用いた文字認識（多値論理フォーラム）
9.	2020/09/05	多入力EXORゲートを用いた線形回路の実現（多値論理フォーラム）
10.	2020/01/11	分類関数の実現法と手書き文字認識への応用（第33回多値論理とその応用研究会）
11.	2019/09/05	日本語ニュースの自動要約：LexRankの改良と３文要約への応用（第42回多値論理フォーラム）
12.	2019/03/17	PLCの高速化に関する研究(4) -PLC用MPUアーキテクチャと専用コンパイラについて-（組込み技術とネットワークに関するワークショップETNET2019,）
13.	2019/03/17	PLCの高速化に関する研究(5) -プリコンピューティングによる実行命令数の削減-（組込み技術とネットワークに関するワークショップETNET2019,）
14.	2019/01/12	不完全定義インデックス生成関数の代数的方法による変数削減法: 繰り返し改善法（多値論理とその応用研究会）
15.	2018/09/15	ナース・スケジューリング問題の解法について（多値論理フォーラム）
16.	2018/01/06	PLCの高速化について（３） - 論理デバイスへの値の割当と分枝によるスキャンタイムの削減 -（多値論理とその応用研究会）
17.	2018/01/06	論理関数のアフィン同値関係の高速判定法（第31回多値論理とその応用研究会）
18.	2017/09/17	インデックス生成関数の分解アルゴリズムについて：総メモリ量の最小化法（第40回多値論理フォーラム）
19.	2017/09/17	不完全定義インデックス生成関数の代数的方法による変数削減法：複合度の削減（第40回多値論理フォーラム）
20.	2017/09/16	山林におけるロボットの位置推定法:複数の三角形のマッチングを用いる方法（第40回多値論理フォーラム）
21.	2017/09/16	組み込みシステム用のキャッシュメモリの構成法について:複数のハッシュ関数を用いる方法（第40回多値論理フォーラム）
22.	2017/07/20	プログラマブル・ロジック・コントローラの高速化技法（２）（第77回FTC研究会）
23.	2017/03/18	PLC用高速専用プロセッサのアーキテクチャ（DTC'2017）
24.	2017/01/20	プログラマブル・ロジック・コントローラの高速化手法について（第76回FTC研究会）
25.	2017/01/07	ハッシュを用いたデータ圧縮の高速化に関する研究（多値論理とその応用研究会）
26.	2016/09/10	複数のＩＧＵを用いた大規模インデックス生成回路の設計法：調停器とレジスタを用いた手法（多値論理フォーラム）
27.	2015/09/12	SATを用いた不完全定義インデックス生成関数の変数厳密最小化法（多値論理フォーラム）
28.	2015/01/11	不完全定義インデックス生成関数の変数削減のためのヒューリスティックについて（第28回多値論理とその応用研究会）
29.	2014/08/13	最長プレフィックスマッチ用インデックス生成ユニットの高速書き換えについて（多値論理フォーラム）
30.	2014/01/12	不完全定義インデックス生成関数の線形変換を求める発見的手法（第27回多値論理とその応用研究会）
31.	2013/03/21	FPGAによる遠赤外線画像歩行者行動検出システム（平成25年電気学会全国大会）
32.	2013/03/19	逐次比較型1.9 ビットA/D コンバータ出力から2 進数への変換回路の構成法（総合全国大会　情報システムソサエティ特別企画）
33.	2013/03/15	ノンバイナリA/Dコンバータ出力から2進数へ変換する方法について（Design and Test Colloquium (DTC'13)）
34.	2013/01/12	有害画像の判定方法とその実装(2)（第26回多値論理とその応用研究会）
35.	2012/09/07	MSP430を用いた超低消費電力高速プログラマブル・ロジック・コントローラの提案（第14回DSPS教育会議）
36.	2012/03/06	遠赤外線画像による歩行者検出システムのFPGAによる実現（総合全国大会　情報システムソサエティ特別企画）
37.	2012/03/06	高速プログラマブル・ロジック・コントローラの実現法(7)（総合全国大会）
38.	2012/03/03	1.9ビットＡ／Ｄコンバータ出力から２進数への変換について（Design and Test Colloquium (DTC'12)）
39.	2012/01/08	有害画像の検出方法とその実装（第25回多値論理とその応用研究会講演プログラム）
40.	2012/01/08	高速ＰＬＣ用コンパイラの実現（第25回多値論理とその応用研究会講演プログラム）
41.	2011/09/17	プログラマブル・ロジック・コントローラのＮＰＮ同値類を利用した高速化（第34回多値論理フォーラム）
42.	2011/09/02	GPUを用いたε-フィルタバンク顔画像美肌化処理システムの動的実現法（第13回DSPS教育者会議）
43.	2011/09/02	ε-フィルタバンクを用いた顔画像美肌化処理システムのFPGAによる実現（第13回DSPS教育者会議）
44.	2011/03/15	PSoC を用いた一人暮らし高齢者見守りシステムの構築（総合大会　情報・システムソサイエティ企画ポスターセッション）
45.	2011/03/15	エステティック・フィルタのFPGA を用いた実現法（総合大会　情報・システムソサイエティ企画ポスターセッション）
46.	2011/02/26	フィルタ処理を目的としたＣＵＤＡ用コンパイラについて（Design and Test Colloquium (DTC'11)）
47.	2011/01/18	GPU上のフィルタバンク再構成のためのJITコンパイラシステム（ハイパフォーマンスコンピューティングと計算科学シンポジウム HPCS2011）
48.	2011/01/08	任意の基底を持つ剰余数から多倍長2進数へのリバース・コンバータの構成法（総合大会　第24回多値論理とその応用研究会）
49.	2010/09/18	多倍長2進数から任意の基底を持つ剰余数への基底変換回路の構成法（第33回多値論理フォーラム）
50.	2009/03/28	高速プログラマブル・ロジック・コントローラのアーキテクチャとＦＰＧＡ実現（2009年Design & Test Colloquium(DTC'09)）
51.	2009/03/18	高速プログラマブル・ロジック・コントローラの実現法(2)（電子情報通信学会2009年総合大会）
52.	2009/03/17	ε-フィルタバンクのFPGA実現と顔画像美肌化への応用（電子情報通信学会2009年総合大会）
53.	2009/03/05	［特別講演］FPGAの組込みメモリを活用したシステム実現（電子情報通信学会スマートインフォメディア研究会）
54.	2009/01/31	冗長剰余数系における単一桁誤り検出回路の実現法（第60回ＦＴＣ研究会）
55.	2008/09/17	ε-フィルタのFPGA実現と顔画像美肌化への応用（ソサエティ大会 A-20-1）
56.	2006/09/19	デジタルカメラによる太陽黒点観測システムの開発（2006年秋季年会Y10b, p. 285）
57.	2006/08/01	算術分解を用いた基数変換回路の構成法（ディペンダブルコンピューティング研究会）
58.	2005/10/06	流星の自動検出プログラムの開発（2005年秋季年会）
59.	2005/03	FIRフィルタの算術分解を用いたLUTカスケードによる実現, 電子情報通信学会リコンフィギャラブルシステム研究会
60.	2005/03	Walsh係数を計算するハードウェアについて（VLSI設計技術研究会）
61.	2005/01	ルックアップ・テーブル・リングを用いた128ビットキーをもつＡＥＳ暗号化回路の設計,電子情報通信学会 VLSI設計技術研究会
62.	2004/09	LUTカスケードアーキテクチャによるプログラム可能LSIの開発, 電子情報通信学会、第2種研究会・第8回システムLSIワークショップ, ポスターセッション
63.	2004/09	LUTリングを用いたプログラマブル・コントローラの構成法（電子情報通信学会第2種研究会リコンフィギャラブルシステム研究会）
64.	2004/01	入力の一部が不明である場合の論理関数のＬＵＴカスケードを用いた評価法、ＦＴＣ研究会、２００４年１月２２日〜２４日、（函館）
65.	2004/01	順序回路型ＬＵＴカスケードによる多出力論理関数の実現(EDS&Fari University Plaza出展)
66.	2004/01	順序回路方式LUTカスケードについて(電子情報通信学会、第２種研究会・第７回システムLSIワークショップ）
67.	2003/11	順序回路方式LUTカスケードにおけるメモリパッキングについて( 電子情報通信学会VLSI設計技術研究会 VLD2003-109, pp.235-240)
68.	2003/09	LUTカスケードアーキテクチャについて（リコンフィギャラブルアーキテクチャ研究会熊本）
69.	2003/09	LUTカスケード・アーキテクチャについて(多値論理研究会第４号）
70.	2003/09	音声認識ブラウザとその生成システム(多値論理研究会第４号）
71.	2003/08	LUTカスケード・アーキテクチャについて(電気学会電子・情報・システム部門大会、MC2-4)
72.	2003/05	新構造LSI―メモリ構造をした最構造可能論理素子とその論理合成法― 産学連携による九州産業クラスラー・知的クラスター合同発表会（博多）
73.	2002/11	Walsh変換を用いた半導体メモリの故障診断法
74.	2002/11	メモリ構造をしたプログラム可能論理素子とその論理合成法
75.	2002/01	BDD を用いた多出力論理関数の評価法に関する検討
76.	2002/01	QRMDDを用いた論理関数の表現法について
77.	2001/04	多出力関数のカスケード実現と再構成可能ハードウェアによる実現
78.	2000/11	TDMによる多出力LUT回路網の実現法
79.	2000/03	シミュレーションエンジンの最近の状況
80.	2000/01	決定グラフに基づいてたシミュレーション･エンジン（日本エレクトロニクスショー協会EDA Techno Fair 2000 ユニバーシティプラザ大学研究室による研究発表資料集）
81.	2000	バーンインメモリテスタ向き故障情報格納アルゴリズム
82.	1999/11	PQMDDを用いた多出力論理関数の実現
83.	1999/07	ハードウェアを用いた論理関数の評価
84.	1999/04	大規模なAND -OR論理のCPLDによる一実現法
85.	1999/03	決定図に基づいたシミュレーション･エンジン
86.	1998/12	サイクルベース･シミュレーション･エンジンの一構成法
87.	1998/12	デバイス･シミュレーション･エンジンの一構成法
88.	1998/12	軍人将棋の思考アルゴリズムとハードウェア化の検討
89.	1998/11	サイクルベース･シミュレーション･エンジンの一構成法
90.	1998/07	XILINX FPGAへの接続(パルテノン講習会）
91.	1998/07	二線式論理を用いた正則三値論理関数の実現法
92.	1998/03	二線式論理を用いた正則三値関数の実現法
93.	1998/01	大規模なAND -OR論理をCPLDで実現する一手法
94.	1997/10	メモリバーンイン装置のテストパターン生成･制御回路のFPGAによる実現
95.	1997/07	Kleene TDDの論理シミュレーションへの応用について
96.	1997/07	メモリバーンイン装置のテスト生成制御回路のFPGAによる実現
97.	1997/04	半導体メモリの故障情報格納法について
98.	1997/03	CPLD用PLAの分解についての一検討
99.	1997/03	分解されたPLAのテスタビリティについて
100.	1997/03	相互に接続されたPLAに対する並列故障シミュレーション
101.	1997/01	Kleene TDDを用いた論理シミュレータとその評価法について
102.	1997/01	相互に接続された複数のPLAに対する並列故障シミュレーション
103.	1996/08	大規模PLAのCPLDによる実現のための直列･並列分割
104.	1996/07	Kleene TDDの性質について
105.	1996/01	直並列分解によるPLAの面積縮小について
106.	1995/12	スタックマシンMUSEの設計―Cコンパイラ作成実習のために―
107.	1995/12	畳み込み法を活用したPLAの並列分割
108.	1995/09	畳み込み法を活用したPLAの並列分割
109.	1995	FPGAを用いたディバイスシュミレーションエンジンの試作
110.	1995	FPGAを用いた実習用仮想マイクロプロセッサの試作
111.	1992/09/28	大規模メモリの故障情報の一圧縮法（第４５回全国大会）
112.	1992/02/24	二分決定グラフを用いた不確定入力に対する論理関数の評価アルゴリズム（第４４回全国大会）
5件表示
全件表示(112件)

■ 学歴

1.	2001/10～2012/09	放送大学教養学部発達と教育専攻卒業
2.	1984/04～1987/03	明治大学工学研究科電気工学博士後期課程修了工学博士
3.	1982/04～1984/03	明治大学工学研究科電気工学博士後期課程修了
4.	～1982/03	明治大学工学部電子通信卒業

■ 職歴

1.	2008/04～	明治大学理工学部情報科学科教授
2.	2004/02～2004/02	高知大学理学部講師
3.	2003/02～2003/02	高知大学理学部講師
4.	2000/10	明治大学理工学部助教授
5.	1998/04～1999/03	法政大学経営学部兼任講師
6.	1996/04～1997/03	九州工業大学情報工学部私学研究員
7.	1993/04～2000/09	明治大学理工学部専任講師
8.	1989/04～1993/03	明治大学理工学部専任助手
9.	1987/10～1989/03	明治大学工学部専任助手
5件表示
全件表示(9件)

■ 学内役職・委員

1.	2021/04/01～2023/03/31	明治大学学生相談員
2.	2019/04/01～2021/03/31	明治大学研究活用知財副本部長
3.	2014/10/01～2019/03/31	明治大学大学院理工学研究科情報科学専攻主任
4.	2014/10/01～2019/03/31	明治大学理工学部情報科学科長
5.	2010/04/01～2012/03/31	明治大学大学院委員
6.	2010/04/01～2014/03/31	明治大学理工学部教務主任
5件表示
全件表示(6件)

■ 教育上の業績

●作成した教科書、教材、参考書
1.	2015/06/10～	基本からわかるディジタル回路講義ノート（オーム社）
●その他教育活動上特記すべき事項
1.	2023/08/24～2023/08/24	サマーセミナー講師（付属校高校生１０名に対するプログラミング講習会）
2.	2023/08/21～2023/08/21	夏休み科学教室（Scratchプログラミング超入門の講師を担当した）
3.	2022/09/02～2022/09/07	川崎市立三田小学校5，6年生6クラスへのプログラミング講習
4.	2022/08/24～2022/08/24	サマーセミナー（付属校高校生に対するプログラミング講習会の講師を担当）
5.	2022/08/24	夏休み科学教室「Scratch入門」
6.	2022/08/22～2022/08/22	夏休み科学教室「Scratchプログラミング超入門」の講師を担当した
7.	2022/03/24	川崎市立三田小学校教諭への「プログラミング教育」の授業
8.	2021/06/14～2021/11/02	プログラミングを楽しもう、学生相談室行事としてコロナ禍の行事をZOOMで計4回実施した
9.	2005/06	学生相談室行事「パワーポイント入門」講師
10.	2004/06	学生相談室行事「パワーポイント入門」講師
11.	2003/09	学生相談室行事「パワーポイント入門」講師
12.	2003/05	学生相談室行事「パワーポイント入門」講師
13.	2002/09	学生相談室行事「表計算EXCEL入門」講師
14.	2002/08	理工学部夏休み科学教室「コンピュータCGを描こう」講師
15.	2002/05	学生相談室行事「パワーポイント入門」講師
16.	2001/06	学生相談室行事「表計算EXCEL入門」講師
17.	2000/08	理工学部夏休み科学教室「電光掲示板を作ろう」講師
18.	1999/08	理工学部夏休み科学教室「電光掲示板を作ろう」講師
5件表示
全件表示(19件)

■ 主要学科目

スイッチング理論と論理設計

■ 所属学会

1.		電子情報通信学会
2.	2000～2000	∟ 査読委員
3.	2002～2002	∟ 論文誌D-I編集委員
4.		IEEE Computer Society

■ 職務上の実績

●その他職務上特記すべき事項
1.	2023/10/13～2023/10/13	学部事務室との連携について（理工学部の例）、2022年度明治大学学生相談室報告、pp. 25-27
2.	2023/06/23～2023/06/23	明大組合ニュースのコラム「ふるさと紀行」への執筆
3.	2021/07/01～2021/07/01	「人の言うことを鵜呑みにしてよいか？」という広報誌「明治」に「相談室の窓から」という欄で執筆
4.	2004/10/01～2004/10/01	事例報告「精神疾患を持つ学生の学習支援」、2003年度明治大学学生相談室報告

■ 社会における活動

1.	2023/09～2023/09	川崎市立三田小学校の5年生3クラスの情報教育
2.	2022/03～2022/09	川崎市立三田小学校の５，６年生と教諭に対する情報教育
3.	2011/10	多値論理研究会委員長
4.	2008/09～2009/12	電子情報通信学会和文論文誌Ｄ[平成２１年１２月発行予定]「リコンフィギャラブルシステムとその応用特集号」編集委員および編集幹事
5.	2007/11～2009/03	SASIMI 2009 OC Member: Registration Chair
6.	2007/06～2009/05	IEEE ISMVL-2009プログラム委員
7.	2006/11	Audio Visual Chair and Local Arrangement Vice Chair of ATS 2006
8.	2006/04～2007/10	SASIMI 2007 OC Member: Presentation Chair
9.	2005/04	電子情報通信学会和文誌、「リコンフィギャラブルシステム特集号」編集幹事
10.	2004/10～2009/05	電子情報通信学会リコンフィギャブルシステム研究会専門委員
11.	2004/02	特定非営利活動法人　パルテノン研究会理事
12.	2003/04～2004/04	Publicty co-chair of ASP-DAC'2004
13.	2002/11～2002/11	Audio Visual vice-chair of IEEE Asia Test Symposium '2002
14.	2002/10～2003/03	電子通信学会英文誌ITC-CSCC特集号編集委員
15.	2002/09～2006/05	電子通信学会論文誌編集委員
16.	2002/07～2003/05	情報処理学会論文誌特集「システムLSIの設計技術と設計自動化」編集委員
17.	2001/11～2002/10	"Editorial committee member of IEICE TRANS. INF. & SYST. ""Special Issue on Test and Verification of VLSI."""
18.	2001/07～2002/04	情報処理学会論文誌特集「システムLSIの設計技術と設計自動化」編集委員
19.	2000/07～2001/04	情報処理学会論文誌特集「システムLSIの設計技術と設計自動化」編集幹事
20.	2000/04～2002/03	Secretary of IEEE Asia Test Symposium '2001
21.	1999/07～2000/04	情報処理学会論文誌特集「電子システムの設計技術と設計自動化」編集委員
22.	1999/04～2002/03	情報処理学会システムLSI設計技術研究会運営委員
23.	1996/04～2000/03	FTC研究会幹事
5件表示
全件表示(23件)

■ 研究課題・受託研究・科研費

1.	2000	リコンフィギャブル・アーキテクチャ国内共同研究（キーワード：再構成可能,専用ハードウェア,）
2.	2003	組込みソフトウェアに関する研究国内共同研究（キーワード："組込みソフト,,"）
3.	1996	論理関数の表現国内共同研究（キーワード："論理関数,,"）
4.	2002	メモリテストに関する研究国内共同研究（キーワード："メモリ,高位テスト,"）
5.	2001	老人介護支援システム国内共同研究（キーワード："雑談システム,,"）
6.	2004～2006	流星観測システム個人研究（キーワード："流星,天体観測,"）
7.		動的再構成メモリテスタのコンパイラの開発（富士通との共同研究）国内共同研究
8.		文部科学省知的クラスタ創生事業第2期(研究リーダー：九州工業大笹尾勤教授）国内共同研究
9.		新構造LSI：新構造のLSI回路・デバイス技術・アーキテクチャーからなる次世代LSIの実現（北九州知的クラスタ創生事業、リーダー　笹尾勤教授、九州工業大）国内共同研究
10.	2008/04～2011/03	高速動作可能なプログラマブル・ロジック・コントローラの構成法と実現基盤研究 (C)
5件表示
全件表示(10件)

■ 展覧会・演奏会・競技会等

1.

2019/08/24～2019/08/24

CQ EVミニカートレース（袖ケ浦フォレストレースウェイ）

■ 委員会・協会等

1.

2011/10～

多値論理研究会委員長

■ 受賞学術賞

1.	2013/10	SASIMI 2013 Outstanding Paper Award (A Heuristic Method of Find Linear Decompositions for Inbompletely Specified Index Generation Functions)
2.	2001	武田研究奨励賞・最優秀研究賞（共同）

■ 現在の専門分野

計算機アーキテクチャ(computer architecture), VLSI計算機支援設計(VLSI CAD), 論理設計(Logic Design)

■ 担当経験のある科目・講演等

1.	コンピュータアーキテクチャ１，２（明治大学理工学部）
2.	スイッチング理論と論理設計１，２（明治大学理工学部）